Aufg 4.8
Moderator: Moderatoren
Re: Aufg 4.8
Du siehst, da M1 und M2 pMos's sind, dass eine Erhöhung der Gleichtaktspannung diese zum Sperren bringen wird. Den Strom durch diese Transistoren kennst du (50µA) und damit kannst du ausrechnen, wie hoch die Gate-Source-Spannung mindestens sein muss, damit M1 und M2 diesen Strom von 50µA zulassen.
Transistor M6 hingegen lässt genau 100µA durch - bilden nun M1 und M2 wegen ihres zu hohen Gate-Potentials einen Engpass, ist M6 nicht mehr in Sättigung. Im Grenzfall fallen über M6 genau 0,2 Volt ab, addiert mit der GateSource-Spannung erhälst du so die Gatespannung bezüglich Udd. (Ugs1 und Uds6 sind ja negativ, da Pmos)
Für die negative Spannung läuft es ähnlich. M3 muss 50µA durchlassen, also ergibt sich wegen der Verbindung von Gate und Drain ein Abfall von 1,28Volt über M3 - um zum Gate von M1 zugelangen musst du aber den Umweg über Source machen, also 0,2 Volt Abfall über M1 und dann plus Ugs1 - da die Ugs's zufällig für pmos und nmos gleich sind, bleibt nur Usd1 übrig
Transistor M6 hingegen lässt genau 100µA durch - bilden nun M1 und M2 wegen ihres zu hohen Gate-Potentials einen Engpass, ist M6 nicht mehr in Sättigung. Im Grenzfall fallen über M6 genau 0,2 Volt ab, addiert mit der GateSource-Spannung erhälst du so die Gatespannung bezüglich Udd. (Ugs1 und Uds6 sind ja negativ, da Pmos)
Für die negative Spannung läuft es ähnlich. M3 muss 50µA durchlassen, also ergibt sich wegen der Verbindung von Gate und Drain ein Abfall von 1,28Volt über M3 - um zum Gate von M1 zugelangen musst du aber den Umweg über Source machen, also 0,2 Volt Abfall über M1 und dann plus Ugs1 - da die Ugs's zufällig für pmos und nmos gleich sind, bleibt nur Usd1 übrig